Рига: +13°С
Успех 3D V-Cache открывает путь к расширению L2
Компания AMD, уже несколько поколений успешно применяющая технологию увеличенного кэша третьего уровня (L3) в своих процессорах Ryzen X3D, похоже, нацелилась на следующий рубеж — кэш второго уровня (L2). Новые патентные заявки свидетельствуют о том, что инженеры «красных» работают над аналогичным подходом, предусматривающим трехмерное стекирование дополнительных чипов памяти.
Технология, описанная в патенте под названием Balanced Latency Stacked Cache (Кэш со стекированием и сбалансированной задержкой), повторяет основной принцип успешного 3D V-Cache: вертикальное размещение дополнительных кристаллов кэш-памяти поверх основного вычислительного кристалла или под ним.
Хотя на данный момент это остается лишь патентной заявкой, что не гарантирует скорого коммерческого применения, само направление исследований указывает на стремление AMD к дальнейшей оптимизации пропускной способности и производительности своих будущих архитектур CPU.
Детали новой технологии стекирования
Расширение кэша L2, в отличие от L3, будет включать гораздо меньшие по размеру дополнительные чипы, поскольку объем памяти второго уровня в разы скромнее. Например, в топовом процессоре Ryzen 9 9950X объем L3 составляет 64 МБ, тогда как L2 — всего 16 МБ.
Патентные схемы демонстрируют, что AMD рассматривает размещение нескольких таких небольших чипов. В одном из проиллюстрированных примеров фигурирует модуль кэша, состоящий из четырех областей по 512 КБ, что в сумме дает 2 МБ дополнительного L2-кэша. При этом, как отмечается, система предусматривает возможность дальнейшего масштабирования, вплоть до 4 МБ в представленных схемах.
Ключевым преимуществом, заявленным в описании, является не только увеличение емкости, но и снижение задержек. Предполагается, что благодаря более компактному и сбалансированному расположению данных, латентность доступа к такому стекированному L2-кэшу может быть ниже, чем у традиционных плоских реализаций. Для сравнения, доступ к стандартному 1 МБ L2-кэша может занимать около 14 тактов, в то время как трехмерный аналог может потребовать всего 12 тактов.
Снижение задержек и энергопотребления
Технология Balanced Latency Stacked Cache подразумевает особый маршрут соединений через центр стекированных кристаллов, что обеспечивает симметричную структуру и, как следствие, более равномерное время доступа к данным, независимо от их расположения в стеке. Это позволяет не только ускорить работу, но и потенциально сделать доступ к расширенному кэшу более энергоэффективным по сравнению с эквивалентным по объему плоским решением, расположенным на основном кристалле.
В некоторых аспектах патент даже описывает возможность создания единого многоуровневого стека, который может включать как сегменты L2, так и L3, присоединенные к базовому чипу с вычислительными ядрами.
Потенциальное влияние на будущие процессоры
Успех 3D V-Cache в игровых и некоторых рабочих сценариях доказал эффективность вертикального наращивания кэша. Если AMD решит воплотить данную идею в серийном производстве, процессоры следующего поколения (возможно, на базе архитектуры Zen 7 или позже) могут получить значительный прирост производительности не только за счет увеличения тактовых частот или переходов на новые техпроцессы, но и за счет более быстрой и объемной памяти второго уровня.
Хотя конкретные сроки появления таких чипов в потребительском или серверном сегменте остаются неизвестными, патентная активность AMD ясно демонстрирует, что компания продолжает агрессивно исследовать пути повышения быстродействия на уровне кремния.
Следите за новостями на других платформах: